VTŠ: Digitalna elektronika
MOS tranzistori kao
prekidači: CMOS familija
mr. Veličković Zoran
Oktobar, 2010.
MOS Tranzistori
Varijanta tranzistora sa izovovanim gejtom
NMOS Fild-Effect Tranzistor
PMOS Fild-Effect Tranzistor
Kada se dovede napon na gejtu formira se električno polje koje
tranzistor čini provodnim ili ne. Otuda ime Fild Effect tranzistori!
Unapređeni MOS tranzistor
FET tranzistor se ponaša kao naponski kontrolisan otpornik
D
(baza)
G
S
(emitor)
(kolektor)
Unapređeni PMOS FET
Invertor sa MOS tranzistorima
FET-ovi su tipa
“normalno-otvoreno”
Gejt
Ulaz
Drejn
Gejt
Drejn
P
P
Sors
Sors
Ulaz
Gejt
Izlaz
Izlaz
Sors
Sors
N
N
Gejt
Drejn
Drejn
FET tranzistori su naponski upravljani, za razliku od
bipolarnih tranzistora koji se upravljaju strujom!
Ova osobina pojednostavljuje realizaciju gejta.
MOS gejt
P
Zasićen
Izlaz
Ulaz
N
Zakočen
Ulaz: 0 V “nisko” logički nivo 0
Izlaz: 5 V, “visoko” logički nivo 1
MOS gejt
P
Zakočen
Izlaz
Ulaz
N
Zasićen
Ulaz: 5 V, “visoko” logički nivo 1
Izlaz: 0 V “nisko” logički nivo 0
MOS gejt
‡
Korišćenjem FET tranzistora umesto bipolarnih tranzistora
pojednostavljuje se dizajn invertora.
‡
Obezbeđuje i izvor i uvir struje u gejt (za razliku od TTL
dizajna).
‡
Jednostavno se koriste komplementarni tranzistori (P i N
tip)
‡
Ova šema istovremeno poseduje i P i N tip FET-a, te se
naziva CMOS (Complementary Metal Oxide Semiconductor)
‡
Kod CMOS kola uvek se ima da jedan tranzistor radi u
zasićenju a drugi je zakočen.
‡
Nikada se nema slučaj da se tranzistori nalaze u aktivnom
modu!
MOS gejt
‡
Ulazi CMOS kola su veoma osetljivi na visoke
elektrostatičke napone i mogu se aktivirati ili logičkom
“visoko" (1) ili “nisko" (0) ako se ulazi ostave
nepovezanim.
‡
Zbog toga se ulazi CMOS kola ne smeju ostavljati
nepovezanim.
‡
Ovo je izuzetno značajna razlika između ponašanja
TTL kola i CMOS kola.
‡
Nepovezani ulazi u TTL kolima se smatraju logički
visokim ulazom.
‡
Treba preduprediti ove situacije.
Nepovezan (“viseći”) CMOS ulaz
Ulaz
‡
Izlaz
Kada je prekidač zatvoren ulaz u CMOS kolo je
logička 0.
‡
Kada se prekidač otvori ulaz u kolo se ostavlja da
“visi”, čime je ulaz izložen smetnjama.
‡
Kako rešiti ovaj problem?
TTL-CMOS veza
Ulaz
Izlaz
Ulaz
Ako se jednostavno spoji TTL izlaz sa CMOS
ulazom, nastaje problem sa visećim ulazom!
‡
MOS gejt
10KΩ
Ulaz
Izlaz
Kada je prekidač zatvoren ulaz u CMOS kolo je
logička 0.
Kada se prekidač otvori Rpullup će povezati logički
ulaz na +Vdd kao zaštitni i pouzdani logički nivo na
ulazu.
MOS gejt
Ulaz
Izlaz
10KΩ
Kada je prekidač zatvoren ulaz u CMOS kolo je logička 1.
Kada se prekidač otvori Rpulldown će povezati logički ulaz
na Vss kao zaštitni i pouzdani logički nivo na ulazu.
Veza OC-TTL i CMOS gejtova
Mora se postaviti Rpullup otpornik !
CMOS NI kolo
Komplementarni
tranzistori,
redna veza
Paralelna veza
tranzistora
Izlaz
Ulaz A
IZLAZ = A ⋅ B
Ulaz B
Kada je Ulaz A=1, Q1-Zakočen, Q3-provodan
Redna veza
tranzistora
Izlaz=1, ako je jedan od gornjih tranzistora zasićen, odnosno Izlaz=0,
ako je su oba tranzistora donja zasićena.
Test CMOS NI kola
IZLAZ = A ⋅ B
CMOS I kolo
NI kolo
Invertor
Izlaz
Ulaz A
Ulaz B
IZLAZ = A ⋅ B
Realizacija I funkcije je komplikovanija jer zahteva još dva tranzistora !
CMOS NILI kolo
NI kolo
Invertor
Izlaz
Ulaz A
Ulaz B
Realizacija I funkcije je komplikovanija jer zahteva još dva tranzistora !
CMOS ILI kolo
NILI
kolo
Invertor
Izlaz
Ulaz A
Ulaz B
Realizacija ILI funkcije je komplikovanija jer zahteva još dva tranzistora !
Baferovani izlazi kod CMOS kola
Baferova
ni izlazi
Izlaz
Izlaz
Ulaz A
Ulaz A
Ulaz B
2x
invertor
Ulaz B
” B” serija kod CMOS-a
Baferovani izlazi kod CMOS kola
2x
invertor
Isto što i
Ulaz A
Ulaz B
Isto što i
” B” serija kod CMOS-a
Kola sa komplementarnim izlazima
‡
Često je potrebno da u realizaciji digitalnih funkcija
posedujemo pravi i invertovani izlaz.
‡
Tako je veoma korisno da na izlazu iz invertora imate
pravi i invertovani izlaz (komplementarni izlazi).
izlazi
‡
Mnogo korisniji su ovi izlazi kod NI, I i ILI kola.
Invertovani izlaz
Pravi izlaz
Invertovani izlaz
Pravi izlaz
Baferovani izlazi kod CMOS kola
‡
Veoma su korisni kada se nema dovoljno prostora za
dodavanje invertora.
‡
Često je potrebno imati inverovan signal bez
kašnjenja (dodavanje invertora izaziva kašnjenje
signala)
‡
Logička kola sa komplementarnim izlazom
obezbeđuje istovremenost tranzicija signala na izlazu.
Kašnjenje signala
Kašnjenje
izazvano dodatim
invertorom
Kolo sa komplementnim izlazom
Kolo sa standardnom logikom
Kola sa tristate izlazom
‡
Logička kola sa tristate izlazom imaju mogućnost
postavljanja tri izlazna moda.
‡
Ovi modovi su: Izvor struje (“low”-nisko), uvira
struje (“high”-visoko) i floatinga (High Z, stanje
visoke impedanse).
Dozvola
Dozvola
Ulaz
Izlaz
Ulaz
Izlaz
Download

MOS tranzistori kao prekidači: CMOS familija