Lekcija 3:
Real-time
Real
time simulacije
Prof.dr.sc.
Prof
dr sc Jasmin Velagić
Elektrotehnički fakultet Sarajevo
K l ij M
Kolegij:
Mehatronika
h t ik
2012/2013
3. Real-time simulacije
Kontinuirano i diskretno vrijeme.
Statičko i dinamičko ponašanje
ponašanje.
Simulacija
j bez vremenskog
g
ograničenja
Real-time simulacija
- osnovno istraživanje ponašanja,
modela,
- verifikacija teoretskih modela
- dizajn procesa,
2/61
Vrste
simulacija
- dizajn sistema upravljanja.
Simulacija procesa
- hardver u simulacijskoj petlji
(HIL) ,
- treniranje operatora.
Simulacija brža od realnog vremena
- modelski sistemi upravljanja
- prediktivno upravljanje,
- adaptivno upravljanje.
p
j ,
- on-line optimizacija,
- razvoj strategija, planiranje, predviđanje,
- komponente za real-time simulacije.
Simulacija regulatora
-Testiranje regulatora korištenjem
brzog razvoja prototipa (RCP).
Simulacija
Si
l ij procesa i
regulatora
Real-time simulacije
ƒ
Šta je to real-time simulacija?
ƒ
Simuliranje
Si
li
j brzine
b i izvršavanja
i š
j kao
k u stvarnom
t
svijetu, niti brže niti sporije od realnosti.
ƒ
Temelji
T
lji se na integraciji
i t
iji fik
fiksnog vremenskog
k kkoraka
k
koji se obično mjeri u mikro ili milisekundama.
ƒ
Fizičko
Fi
ičk vrijeme:
ij
vrijeme
ij
u fifizičkom
ičk
sistemu
i t
sa kojim
k ji
sistem radi.
ƒ
Simulacijsko
Si
l ij k vrijeme:
ij
Si l ij ki prikaz
Simulacijski
ik stvarnog
t
vremena.
ƒ
Izmjereno simulacijsko vrijeme: stvarno vrijeme
kojim se obavlja simulacija.
3/61
Real-time simulacije
ƒ
ƒ
Skaliranje real-time simulacije
ƒ
IImamo linearnu
li
vezu ∆T=S*∆W,
∆T S*∆W gdje
dj jje ∆W stvarno
t
trajanje simulacije (izmjereno simulacijsko vrijeme),
∆T odgovara
g
simulacijskom
j
vremenu i S jje skalirajući
j
faktor.
ƒ
Ako je S=1, tada imamo real-time simulaciju.
Što je moguće brže simulacije
ƒ
Kada pokušavamo izvršiti (kompletirati) simulaciju
čim brže, tada se izvršavanje obavlja na način da
nemamo poklapanje sa stvarnim vremenom
simulacije.
4/61
Real-time simulacije
ƒ
Modeli se pokreću na specijalnim
procesorski
p
oceso s zasnovanim
as o a
karticama sa solverima fiksnog
koraka.
5/61
Real-time simulacija
Realni p
proces
Simulirani sistem
upravljanja
Simulirani p
proces
Simulirani sistem
upravljanja
Simulirani p
proces
Real-time sistem
upravljanja
dizajn upravljanja
upravljački prototip
dizajn upravljanja
softver u petlji
hardver u petlji
R
P
R
P
R
P
Real-time simulacije – zašto?
Real-time simulator
GUI
VME Rack
Dvo - procesorski
kalkulator
CNA
DAC
Optički
O
tički
kabeli
ARENE URT
Oprema
(fizički uređaj)
ADC
CAN
REAL TIME PETLJA
- Zaštitini releji
- Komunikacijske tehnike
- Upravljački uređaji
TEST & VALIDACIJA
6/61
Real-time simulacija – fiksni vremenski korak
⇒ Sinhronizacija podataka sa vanjskom opremom
7/61
Vremenski korak (TS)
Klok
t
Zadaci
Akvizicija
Računanja
Ovisi o:
Broju čvorova,
električka oprema...
oprema
Restitucija
Tipično
(10 mašina,40 linija)
⇒ (vrijeme računanja + vrijeme akvizicije) < TS
50µs
Real-time simulacija – fiksni vremenski korak
⇒ Simulacija energetskih sistema
Događaji koji uzrokuju prekide između dva vremenska koraka
8/61
Vremenski korak (TS)
Struja
Diode
(Id)
Gašenje
struje
Integracija (1TS)
Ekstrapolacija
Klok
t
Interpolacija
Integracija (1TS)
Id 0!
Id<0!
⇒ Algoritmi detekcije
CSSC (Clock Synchronized Status Changing)
Real-time simulacija – fiksni vremenski korak
⇒ Akvizicija vanjskog signala
Klok
Vremenski korak (TS)
Simulacija
ulaznog
signala
Simulacijski signal
Generirani
puls
t
Nedetektiran
Uzorkovanje realizirano u svakom vremenskom koraku
• Promatrajmo Shannon-ov teorem:
9/61
TS <
Tsignal
2
TS > (vrijeme računanja + vrijeme akvizicije) !
Real-time simulacija – PWM signal
TPWM
⇒ Slučaj PWM signala (fPWM>1kHz)
PWM
Više od jednog prekidačkog događaja tokom
vremenskog koraka signala
Razviti odgovarajuće modele:
- smanjiti
j vrijeme
j
računanja
j
- vrijeme invarijantno (bez događaja prekidanja).
⇒ Modeli
usrednjavanja
Problem uzorkovanja...
Prilagoditi signale simulatora i PWM opreme
⇒ Razvojj hardverskog
g sučelja
j
10/61
Real-time simulacija
Hardversko sučelje
11/61
Real-Time simulator
GUI
PWM
Upravljački uređaj
VME Rack
R k
Dvo
- procesorki
kalkulator
CNA
DAC
O
Optički
kabeli
ADC
CAN
DSP
ARENE URT
Model distribuirane mreže
Hardversko
sučelje
PWM
Real-time simulacija
Hardversko sučelje
12/61
dSPACE
PWM
upravljački
uređaj
ARENE
URT
Usrednjeni
model
+ mreža
Real-time simulacija
Hardversko sučelje
13/61
Real-time
simulacija
PWM upravljanje
pogonom
Adaptacija
PWM signala
l
PWM signali
Hardversko
sučelje
(Usrednjeni model)
g
Modulirajući
j signali
Ekstrakcija modulirajućeg PWM signala
⇒ Minimalno kašnjenje za ekstrakciju i mala distorzija
Real
Referenca
Time
+
upravljačka
petlja
UPRAVLJANJEUREĐAJ
Korektor
Distorzija
PWM
Generator
Modulirajući
signal
i
l
PWM
Mjerenja
Ekstrakcija
Kašnj.
HARVERSKO
SUČELJE
+
+
REAL TIME
SIMULATOR
Usrednjeni
model
Modulirajući
ć
signal
Real-time simulacija
Hardversko sučelje - rezultati
Hardversko sučelje realizirano sa DSP-om
Modulirajući
signal
PWM
Generator
Hardversko
sučelje
PWM
signal
Kašnjenje u generiranju
14/61
Rekonstruirani
signal
Kašnjenje u ekstrakciji
Rezultati : ekstrakcija PWM vektora (fPWM = 10kHz)
1 0
M o d u la tin g s ig n a l
9
E x t r a c t e d s ig n a l
8
Vrijeme
V
ij
ekstrakcije
k t k ij
≈ 2µs
7
6
Distorzija ≈ 0
5
4
3
2
1
0
-0 .0 1
-0 .0 0 5
0
0 .0 0 5
0 .0 1
0 .0 1 5
0 .0 2
0 .0 2 5
0 .0 3
Real-time simulacije
Primjena real-time simulacije
15/61
9
9
9
Postavljanje i razvoj prototipa
Prije mrežne komunikacije
Validacija algoritama
Jednostavna i brza realizacija
Testiranje kvarova (nedostataka) na opremi
Test sigurnosti sistema
Ponovno kreiranje situacije u mreži : “povrat"
povrat pohranjenih
podataka
Testovi reprodukcije (digitalna simulacija)
Testiranje industrijske opreme
Studije: interakcija, generiranje poremećaja
Normalne i kritične situacije
Analiza opreme od različitih proizvođača
3.1. Brzi razvoj upravljačkog prototipa (RCP)
ƒ
ƒ
ƒ
Za dizajn i testiranje složenih upravljačkih sistema i njihovih
algoritama unutar real-time ograničenja, može se koristiti
simulacijski real-time regulator (kontroler) sa hardverom –
upravljački prototip.
Proces, senzori i aktuatori mogu biti realni (fizički).
Prednosti brzog razvoja upravljačkog prototipa:
ƒ Rani razvoj metoda za obradu signala, modela procesa i
strukture
t kt
sistema
i t
upravljanja,
lj j uključujući
klj č j ći algoritme
l it
sa
visoko razinskim softverom i visoko performansijskim offthe-shelf hardverom.
ƒ Testiranje upravljačkih sistema i sistema za obradu
signala, zajedno sa dizajnima aktuatora, procesnim
dijelovima i senzorskim tehnologijama, da bi kreirali
sinergijske efekte.
ƒ Reduciranje modela i algoritama za postizanje zahtjeva za
masovnu jeftiniju proizvodnju hardvera.
ƒ Definiranje specifikacija za finalni hardver i softver.
16/61
Brzi razvoj upravljačkog prototipa (RCP)
ƒ
Sve komponente sistema su hardverske (realne),
izuzev regulatora (kontrolera).
17/61
Brzi razvoj upravljačkog prototipa (RCP)
V-dizajn brzog razvoja upravljačkog prototipa
18/61
Brzi razvoj upravljačkog prototipa (RCP)
ƒ
MATLAB i Simulink sa svojim dizajnom temeljenim
na modelu (model
(model-based
based design) omogućuju
proizvodnju simuliranog prototipa (izvršivi dizajn).
ƒ
Cilj je da sistemski inženjeri mogu isporučiti izvršivi
model.
ƒ
Rješenje za ovo je brzi razvoj prototipa unutar istog
alata.
ƒ
U MATLAB-u
MATLAB u se koristi xPC Target: općeniti alat za
brzi razvoj prototipa.
ƒ
xPC target je u cijelosti integriran unutar Simulink-a
Simulink a.
ƒ
Osnažuje (ojačava) PC kao platformu za
izvršavanje real-time
real time aplikacija.
ƒ
Prilagođen potrebama sistemskih inženjera.
19/61
Brzi razvoj upravljačkog prototipa (RCP)
20/61
Brzi razvoj upravljačkog prototipa (RCP)
Host alati
21/61
Brzi razvoj upravljačkog prototipa (RCP)
ƒ
PC kompatibilni ciljni (target) hardver:
ƒ
R l i COTS standard.
Realni
t d d
ƒ
Bezbrojni snadbjevači (CPU i I/O hardver).
ƒ
Mnogo različitih form faktora.
ƒ
Specijalni I/O tipovi raspoloživi za PC-ove.
ƒ
Troškovno efikasni.
ƒ
Automatsko poboljšanje performansi.
ƒ
Višekratno korišteni hardver.
22/61
Brzi razvoj upravljačkog prototipa (RCP)
PC kompatibilni form faktori
23/61
Brzi razvoj upravljačkog prototipa (RCP)
ƒ
xPC target real-time kernel
ƒ
Neovisan o operacijskim sistemima.
ƒ
Omogućuje minimalno vrijeme uzorkovanja od
10µs.
ƒ
Podržava Interrupt i Polling Scheduling Mode.
ƒ
Optimiziran za Simulink
Simulink, Stateflow Blockset na
modelima temeljene aplikacije.
ƒ
Pokretljiv (bootable) sa diskete i Embedded opcije
iz bilo kojeg pokretljivog uređaja (hard disk,
FlashRAM, …).
)
ƒ
Izvršava u 32bit zaštićenom modu sa linearnim
virtualnim adresnim prostorom od 4 GB – nekad ne
preklapa nazad na 16bit x86 mod.
24/61
Brzi razvoj upravljačkog prototipa (RCP)
ƒ
xPC target box
ƒ
PII 266MHz
266MHz, PIII 400MHz
400MHz, PIII 700 MHz procesori
malih snaga.
ƒ
~15W p
potrošnja
j energije.
gj
ƒ
Napajanje na ploči sa DC ulazom u intervalu od 828V (vanjski AC adapter).
ƒ
Nema rotirajućih dijelova.
ƒ
Temperaturno područje:
0-60°C, -40-75°C.
ƒ
128MB RAM, 32MB Flash modul.
ƒ
Brzo startovanje BIOS-a:
vrijeme učitavanja ~2s.
ƒ
Raspoloživi I/O: A/D, D/A, DIO, brojači, enkoderi,
CAN.
25/61
Brzi razvoj upravljačkog prototipa (RCP)
ƒ
Primjer: dizajn procesorski temeljenog regulatora
(dSAPCE modul) za upravljanje DC motorom
Procesorsko
P
k
sučelje
(dSPACE 1104)
Senzor
(tahogenerator)
Proces
(DC motor)
Aktuator (pojačalo snage)
26/61
Brzi razvoj upravljačkog prototipa (RCP)
ƒ
Arhitektura DS 1104 (CLP 1104) upravljačke kartice
ƒ Nadograđuje PC za razvoj sistema za brzi razvoj prototipa.
27/61
ƒ Real-time hardver temeljen na PowerPC 603e (250 MHz) mikroprocesoru.
I/O sučelja čine je
id l
idealnom
za
razvoj kontrolera u
raznim poljima
industrije
j i
edukacije.
32 MB DRAM-a,,
8 MB Flash-a.
Brzi razvoj upravljačkog prototipa (RCP)
ƒ
Programska podrška
ƒ
ControlDesk program.
ƒ
AutomationDesk program.
ƒ
ControlDesk programski paket predstavlja softver za
izvođenje eksperimenata, omogućuje izvođenje svih
upravljačkih funkcija, praćenje i izvršavanje eksperimenata,
što čini razvoj kontrolera mnogo efikasnijim.
efikasnijim
ƒ
Najvažniji segmenti ovog paketa su:
ƒ
Experimental Manager.
ƒ
Platform Manager.
ƒ
Experiment
p
Manager
g osigurava
g
dosljedno
j
rukovanje
j i
kontrolu svime što je povezano sa eksperimentom nad
relevantnim podacima.
ƒ
Platform Manager omogućuje registrovanje real-time ploča
i konfiguraciju registrovanih platformi.
28/61
Brzi razvoj upravljačkog prototipa (RCP)
ControlDesk – izgled prozora
29/61
Brzi razvoj upravljačkog prototipa (RCP)
AutomationDesk program
Univerzalni alat za kreiranje i rukovanje zadacima
automatizacije
t
ti
ij – izvodi
i
di automatizirane
t
ti i
ttestove
t
unutar
t
Matlab/Simulink programskog okruženja.
ƒ
30/61
Primjer:
j testiranje
j novih elektronskih upravljačkih
p
j
jedinica
j
((ECU).
)
Proces razvoja ECU-a
ECU specifikacije
Proces testa
Testne specifikacije
Razvoj testa
Izvršavanje testa
i
analiza rezultata
ECU prototipovi
Generiranje izvještaja
Razvoj
AutomationDes
sk
ƒ
Procesi razvoja ECU-ova
ECU ova
i testiranje se odvijaju
paralelno.
Brzi razvoj upravljačkog prototipa (RCP)
Primjer: PI regulator za DC motor
ƒ
Testiranje PI regulatora na realnom modelu DC motora
korištenjem dSPACE CLP 1104 modula.
31/61
RTI Data
Scope
PI regulator
3
P l
Pulse
Generator
Proportional
1
Pulse
Generator 1
2
Derivative 2
Sum 4
Pulse
Generator 2
Integral
0
Derivative
1
s
Bad Link
Integrator
Sum 1
DS 1104 DAC_C5
s
0.1s+1
Band -limited
Derivative
0.5
Constant
Model u Simulinku Parametri regulatora
se zadaju u
ControlDesk
programu
Bad Link
DS 1104 ADC_C5
1
Derivative 1
Povezivanje sa realnim motorom preko
dSPACE-a i ControlDesk softvera.
Brzi razvoj upravljačkog prototipa (RCP)
Primjer: PI regulator za DC motor
ƒ
Prozor za zadavanje vrijednosti parametara regulatora i
grafički prikaz odziva u realnom vremenu
32/61
Brzi razvoj upravljačkog prototipa (RCP)
Primjer: PI regulator za DC motor
Odziv na skokovitu pobudu (step signal)
33/61
Odziv realnog DC motora na skokovitu pobudu
1.2
1
Napon [V]
ƒ
realni model motora
simulacijski model motora
0.8
0.6
04
0.4
0.2
0
05
0.5
1
15
1.5
Vrijeme [s]
2
25
2.5
4
x 10
Brzi razvoj upravljačkog prototipa (RCP)
Primjer: PI regulator za DC motor
ƒ
Odziv na niz četvrtki – ControlDesk prozor
34/61
3.2. Hardver u simulacijskoj petlji (HIL)
ƒ
Hardver kao dio simulacijske petlje.
ƒ
Zahtijevaju se real
real-time
time performanse – fizički hardver
neće čekati kašnjenje simulacije.
ƒ
HIL se široko koristi u razvoju sistema upravljanja:
ƒ
Dizajn – brzi razvoj upravljačkog prototipa,
ƒ
Test – testiranje u petlji.
petlji
ƒ
Omogućuje eksperimentiranje sa fizičkim dijelovima u
upravljački
p
j
sintetiziranojj sredini.
ƒ
Eksperimenti se mogu ponavljati i automatizirati.
ƒ
Omogućuje
g
j p
paralelni razvojj mehaničkih i upravljačkih
p
j
sistema
ƒ
Važna tehnika za smanjenje ciklusa dizajn uz
istovremeno povećanje kvaliteta proizvoda.
35/61
Hardver u simulacijskoj petlji (HIL)
ƒ
ƒ
HIL je karakteriziran radom realnih komponenti u
konekciji sa real-time simuliranim komponentama
komponentama.
Upravljački hardver i njemu pridruženi softver su
realne komponente,
komponente dok ostale komponente u
sistemu mogu biti simulacijske, ili uključivati i realne
komponente.
36/61
Hardver u simulacijskoj petlji (HIL)
ƒ
HIL predstavlja moćan, fleksibilan alat za verifikaciju i validaciju
performansi regulatora.
ƒ
Također, HIL predstavlja alat i procese za verifikaciju logičke i
Također
vremenske korektnosti integriranog upravljačkog sistema
hardvera/softvera.
ƒ
Upravljačke
U
lj čk petlje
tlj se zatvaraju
t
j kkorištenjem
išt j
real-time
l ti
simuliranih
i li ih procesa
(pogona, objekata).
ƒ
Sučelja se treniraju da osiguraju ispravnu integraciju sistema.
ƒ
T ti j se može
Testiranje
ž automatizirati
t
ti i ti (di
(dizajn
j za eksperimente).
k
i
t )
37/61
HIL se također može koristiti za:
• automatizirane proizvodne testove,
• debagiranje i testiranje usluga,
• kalibraciju.
Hardver u simulacijskoj petlji (HIL)
HIL – Hardware-in-Loop
Razvojj testa
Upravljački
p
j
sistem
- Simulacija real-time
procesa, fiksan korak
solvera.
- Simuliranje senzora,
npr lamda senzor
npr.
(nelinearni), senzor
kotača (digitalni),
senzor udara (visoka
dinamika).
- Elektronička simulacija
k
kvarova
(dij
(dijagnostičko
tičk
testiranje).
38/61
Simulacijski model
Real-time
hardver
Senzori
Aktuatori
I/O
I/O
Kondicioniranje
signala
g
Učitavanje
simulacije
Simuliranje kvara
ECU
Dijagnostika i
kalibracija
Auttomatizaccija testa
ƒ
Analiza,
evaluacija
evaluacija,
izvještaj
Hardver u simulacijskoj petlji (HIL)
ƒ
HIL sistemi su razvijeni zadnjih godina, što je omogućeno
ƒ
Pojavom najnovijih CPU
CPU-ova
ova i paralelnom obradom
Osigurava računarsku moć za složenije i grupne
modele.
ƒ Razvojem novih hardverskih tehnologija
ƒ Smanjenjem
j j
p
potrebe za razvojem
j
vlastitog
g
hardvera.
ƒ Razvojem novih tehnologija korisničkog sučelja
ƒ Jednostavnije korištenje.
Povećanje korištenja HIL u automobilskom inženjeringu.
M đ ti HIL se još
Međutim,
j š ne koristi
k i ti u svom punom kapacitetu,
k
it t
odnosno ne koriste se svi njegovi raspoloživi potencijali
ƒ Iako su HIL sistemi razvijeni daleko od očiju korisnika
(one-off dizajni), njihova upotreba nije.
ƒ
ƒ
ƒ
39/61
Hardver u simulacijskoj petlji (HIL)
ƒ
Prednosti HIL-a:
ƒ
Dizajniranje i testiranje upravljačkog hardvera i softvera bez
operiranja realnog procesa (“premještanje polja procesa u
laboratoriju”).
laboratoriju
).
ƒ
Testiranje upravljačkog hardvera i softvera unutar
ekstremnih uvjeta okoline u laboratoriji (npr. visoka/niska
t
temperatura,
t
veliko
lik ubrzanje
b
j i mehanički
h ički udari,
d i agresivni
i i
mediji, elektromagnetska kompatibilnost).
ƒ
Testiranje efekata pogrešaka i kvarova aktuatora, senzora i
računara na ponašanje cjelokupnog sistema.
ƒ
Rukovanje i testiranje ekstremnih i opasnih radnih uvjeta.
ƒ
Ponovljivost eksperimenata.
ƒ
Jednostavno rukovanje s različitim MM (man-machine)
sučeljima.
sučeljima
ƒ
Ušteda troškova i vremena razvoja.
40/61
Hardver u simulacijskoj petlji (HIL)
V-dizajn HIL-a
41/61
Hardver u simulacijskoj petlji (HIL)
HIL je ključan u validaciji i verifikaciji dinamičkih
performansi regulatora (kontrolera)
Upravljanje
funkcionalnim
zahtjevima
Distribucija
koda
Realizacija
upravljanja
Zadaci dizajna upravljanja:
• Arhitektura p
procesa upravljanja,
p
j j ,
• Dizajn kompenzatora, npr.
lead/lag, PID,
• Start/stop dizajn,
• Alarmi,, dijagnostika,
j g
,
• Komunikacijski softver.
Realizacija
sistema
upravljanja
Zadaci HIL validacije i verifikacije
povezani sa integracijom
p
g
j
sistema i
testiranjem
• Real-time, dinamičke i performanse
zatvorene petlje,
• Start/stop
p verifikacija,
j
• Skaliranje kondicioniranja signala,
• Konektor pin-out,
• Kalibracija pojačanja.
42/61
Hardver u simulacijskoj petlji (HIL)
43/61
ƒ Sistem se verificira u realističnoj (real-like) sredini.
ƒ Testiranje
T ti j h
hardvera
d
i iimplementacija
l
t ij softvera.
ft
ƒ Testiranje u ranim stadijima bez fizičkih efekata prototipa
(kvarovi, loši kontakti, starenje komponenti).
ƒ Testiranje predviđenog ponašanja i mrežnih aspekata.
ƒ Kritični testovi bez rizika.
Hardver u simulacijskoj petlji (HIL)
Primjer: ABS testna naprava – Univerzitet Graz
ƒ
ƒ
ƒ
Testna naprava za testiranje ABS i ASR (anti-slip) algoritama.
44/61
Naprava upravljanja (kontrolirana) sa MicroAutoBox.
Lagana implementacija kako konvencionalnih, tako i inovativnih
ABS i ASR koncepata sa MATLAB®/Simulink®,
MATLAB®/Simulink® Stateflow®,
Stateflow® i
TargetLink.
ControlDesk
MicroAutoBox
Hardver u simulacijskoj petlji (HIL)
Virtualno vozilo
ƒ
Virtualno vozilo temeljeno na dSPACE mrežnim
simulatorima omogućuje testiranje svih ECU funkcija,
uključujući dijagnostičke funkcije, pouzdanost i
sistematičnost
i t
tič
t sa pojedinačnim
j di č i ttestnim
t i sistemom.
i t
ƒ
Prednosti upotrebe virtualnog vozila:
ƒ Jednostavani regresivni testovi
testovi.
ƒ Efikasni testovi sudara na ECU softveru.
ƒ Automatizirani doživotni testovi
testovi.
ƒ Efikasna analiza testa.
Automobilski simulacijski
j modeli ((ASM)) u upotrebi
p
((benzin,,
dizel, dinamika vozila).
Posebno je važna fleksibilnost ASM simulacijskih modela,
koje se jednostavno proširuju na modele različitih
snadbjevača – to je veoma važno za nas.
ƒ
ƒ
45/61
Hardver u simulacijskoj petlji (HIL)
Virtualno vozilo – Mitsubishi Virtual Outlander
ƒ
Testiranje preko 20 ECU-ova sa HIL-om
46/61
Hardver u simulacijskoj petlji (HIL)
Meki ECU
ASM struktura modela
ƒ Meki ECU
– Automatski
A t
t ki regulator
l t ttransmisije
i ij
ƒ Model motora
Meki ECU
signali
Senzorski
signali
Motor
– Osnovni motor
ƒ Dinamika vozila
–
–
–
–
–
–
Kretanje vozila,
Kotači,
Suspenzija,
Slijeđenje,
Aerodinamika,
Kočioni sistem (ASMBrakeHydraulics)
ƒ Okolina
– Cesta,
– Vozač,
– Manevar.
Brzina motora
Moment motora
Pogonski trap
Senzorski signa
ali u ECU
– Pogon na zadnje, prednje ili na sve kotače,
– Automatska i ručni prijenos (transmisija),
– Elastične
El tič pogonske
k osovine.
i
Ak
ktuatorski signalli iz ECU-a
ƒ Model pogonskog trapa
Moment diferencijala
Brzina kotača
Dinamika vozila
Senzorski
signali
Signali
okoline
Radna sredina
Hardver u simulacijskoj petlji (HIL)
Model Desk program za ASM
ƒ
Grafičko korisničko sučelje (GUI) za parametrizaciju dSPACE ASM
dinamike vozila.
ƒ
Definicija i izbor ceste i manevra.
ƒ
Konfiguracija komponenti modela vozila (npr. prednji ili svi kotači)
48/61
Hardver u simulacijskoj petlji (HIL)
Rezultati HIL ASM testa za Audi A5
49/61
Uprkos povećanju složenosti
softvera i elektronike u periodu
2001-2006:
2001
2006:
ƒ Broj nezgoda smanjen za 61%.
ƒ Troškovi garancije: smanjeni za
55%.
ƒ Vozilo se ne pokreće: smanjeni
za 75%.
Zadnja serija Audi A5: softverski test
urađen 17 sedmica prije puštanja u
pogon.
Hardver u simulacijskoj petlji (HIL)
Složenost elektroničkih sistema
ƒ
Složenost arhitekture ECU-a
ECU a
ƒ
ƒ
ƒ
ƒ
Složenost umrežavanja
ƒ
ƒ
ƒ
ƒ
Ukupno 40 do 80 ECU-ova.
Nekoliko ECU podsistema.
ECU-ovi imaju potrebu za
razmjenom podataka.
100s do 1000s signala.
Različiti mrežni protokoli.
Dijagnostički i mrežni
menadžment na sabirnici.
Složenost pojedinačnog ECU-a
ƒ 50 do 500 softverskih modula.
ƒ Aplikacijski softver i osnovni
softver platforme.
50/61
Hardver u simulacijskoj petlji (HIL)
Novi alati – System Desk
ƒ
SystemDesk
y
proširuje
p
j postojeće
p
j
alate iz dSPACE-a
ƒ
ƒ
ƒ
ƒ
Dizajn pojedinačnih funkcija
Generiranje koda pojedinačne
funkcije
Kasnije HIL testiranje
Raznovrsne direktive modeliranja
j
51/61
Ö Dizajn elektroničkih sistema vozila
Ö Integracija kompletnog koda ECU-a
Ö Ranija analiza sistema
Ö Podrška standardima tipa
p AUTOSAR
Na modelu
zasnovan
dizajn na
sistemskoj
razini
Na modelu
zasnovan dizajn
za upravljačke
funkcije
SystemDesk
Hardver u simulacijskoj petlji (HIL)
ƒ
Faktori koji ograničavaju učinkovitu upotrebu HIL-a:
ƒ
Zahtjevi
Z
htj i za ttačnošću
č šć modela
d l postrojenja
t j j
(procesa),
ƒ
Intergracija alata
alata,
ƒ
Integracija metoda dizajna,
Integracija procesa.
Rješenja se pojavljuju u off-line simulaciji/CAE
svijetu
ij t
ƒ Ovo je motivacija za studije izvodivosti sa
inženjerskim softverom korištenjem iSIGHT-a.
iSIGHT a
ƒ Ostaje da se vidi eksperimentalna verzija.
ƒ
ƒ
52/61
3.3. HIL (PIL) kosimulacija
ƒ
Procesor u petlji (Processor in the loop, PIL)
kosimulacija je tehnika koja pomaže u evaluaciji
kvalitete upravljačkog sistema kojim se želi operirati
preko ciljnog procesora (target processor).
ƒ
Kompanija Freescale je razvila MPC5xx ciljne
procesore koji predstavljaju proširenu verziju ugradive
(embedded) real-time ciljne konfiguracije.
ƒ
PIL kosimulacija je izuzetno korisna za simuliranje,
t ti j i validaciju
testiranje
lid ij upravljačkih
lj čkih algoritama
l it
u sistemu
i t
koji sadrži regulator (kontroler) i objekt upravljanja
(proces, postrojenje).
ƒ
U klasičnoj simulaciji u zatvorenoj petlji ovaj sistem je
predstavljen
p
j sa dva p
podsistema u Simulink ili Stateflow
53/61
PIL kosimulacija
Motorola MPC 555 razvojni sistem + WIGGLER sučelje
• Wiggler sučelje omogućuje
54/61
učitavanje koda sa računara,
preko paralelnog porta, u
RAM ili FLASH memorije
MPC 555 kartice.
• Aplikacija iz Simulinka se
pomoću RealTime WorkshopWorkshop
a prevodi u C kod, a dalje
preko Code Warrior
programa
p
g
((za Motorola
procesore Power PC) učitava
u memoriju kartice.
• Nakon učitavanja programa u
karticu, komunikacija MPC
555 kartice sa okolinom se
ostvaruje preko serijskog
gg sučelje
j služi samo za učitavanje
j koda u
Wiggler
porta.
memoriju kartice.
Primjer PIL kosimulacije
Na kvarove tolerantan sistem upravljanja ubrizgavanja goriva u
automobilu
55/61
Fault -Tolerant Fuel Control System
throttle sensor
o2 out
engine
i speed
d o2_out
throttle
command
Nominal
S
Speed
d
0
engine
speed
throttle
fuel rate
MAP
engine speed
300
700
High Speed
(rad ./Sec
/Sec .))
throttle angle
0
speed sensor
air/fuel ratio
fuel
EGO
engine
gas
dynamics
failures
12
EGO sensor
MAP
Fuel Rate Controller
0
MAP sensor
Metered Fuel
air /fuel
mixture ratio
throttle
engine speed
EGO
MAP
Failures
Primjer PIL kosimulacije
Regulator ubrizgavanja goriva u Simulinku
56/61
Sensor correction and
Fault Redundancy
1
throttle
ux
Sensors
Corrected
Airflow calculation
sens_in
Failures
est. air flow
Fuel Calculation
est. air flow
Failures
2
engine speed
feedback correction
mode
feedback correction
fuel rate
3
EGO
throt
fail _state
speed
2
failures
g
Ego
4
MAP
fuel _mode
press
Failures
L
control logic
mode
1
f l rate
fuel
t
Primjer PIL kosimulacije
Stateflow upravljačka logika regulatora
57/61
Primjer PIL kosimulacije
Proces – sistem ubrizgavanja goriva i zraka
Mixing & Combustion
fuel
3
f l rate
fuel
1
engine speed
Mass Airflow Rate
Engine Speed, N
3
air /fuel ratio
air/fuel ratio
air flow
MAP (bar)
Throttle Ang.
58/61
1
o2_out
o2_out
2
t
2
MAP
Throttle & Manifold
2
throttle angle
air flow
2
3
1
fuel
rate
max
system lag
2
Throttle Angle, theta (deg)
Limit to Positive
Throttle Flow , mdot (g/s)
Manifold Pressure, Pm (bar)
1.0
Atmospheric Pressure, Pa (bar)
Atmospheric
Pressure Pa
Pressure,
(bar )
Throttle
mdot Input (g/s)
mdot to Cylinder (g/s)
1
Mass Airflow Rate
1
Engine Speed , N
N (rad/sec)
Manifold Pressure, Pm (bar)
Intake Manifold
Air-Fuel Intake Dynamics
(1-tanh (4*(u[1]-14 .6)))/2
EGO Sensor
1
o2_out
2
air /fuel
ratio
0.1
Throttle Ang .
s+3
2
MAP (bar )
Primjer PIL kosimulacije
Proces – sistem ubrizgavanja goriva i zraka
59/61
Primjer PIL kosimulacije
Proces – sistem ubrizgavanja goriva i zraka
60/61
Primjer PIL kosimulacije
Rezultati PIL i SIL kosimulacija
1.8
15
Air/fuel mixture ratio [%]
Mete
ered Fuel
1.6
1.4
1.2
1
0.8
0
2
4
Time [s]
6
61/61
10
0
2
4
Time [s]
6
8
15
Air/fuel mixture ratio [%]
1.6
Metered
d Fuel
5
0
8
1.8
1.4
1.2
1
0.8
PIL
0
2
4
Time [s]
6
8
10
SIL
5
0
0
2
4
Time [s]
6
8
Download

Lekcija 3 - Elektrotehnički fakultet Sarajevo