URSI-TÜRKİYE’2014 VII. Bilimsel Kongresi, 28-30 Ağustos 2014, ELAZIĞ
Çok Kullanıcılı Sistemler için Optimal Kod Üreteci Tasarımı
Mehmet Sönmez, Ayhan Akbal
Fırat Üniversitesi
Elektronik-Elektronik Mühendisliği Bölümü
Elazığ
[email protected], [email protected],
Özet: Yapılan çalışmada CDMA (Code Division Code Division Multiple Access: Kod Bölmeli Çoklu Erişim) tekniği
için yaygın olarak kullanılan PN (Pseudo Noise: Sözde Gürültü) ve Walsh kodların uygulaması donanımsal olarak
gerçekleştirilmiştir. PN üreteç için LFSR (Linear Feedback Shift Register: Lineer Geri beslemeli Ötelemeli
Kaydedici) tekniği kullanılırken Walsh kodların üretimi için Hadamard matrisinden faydalanılmıştır. Çalışma
Quartus 9.1 FPGA (Field Programmable Gate Array: Alanda Programlanabilir Kapı Dizileri) derleyicisinde
oluşturularak benzetim sonuçları incelenmiştir. Ayrıca veri iletimi için QPSK (Quadrature Phase Shift Keying:
Dördün Faz Kaydırmalı Anahtarlama) modülasyon tekniği kullanılmıştır. CDMA sistemleri için Walsh kod
üretecinin ve PN kod üretecinin birbirlerine göre üstünlükleri ortaya konulmuştur.
1. Giriş
CDMA tekniğinin genel prensibi bütün kullanıcılar için ortak ve geniş bir frekans bandı sunmaktır. Bu teknik
öncelikli olarak askeri modülasyon sistemlerinde güvenilirliği artırmak için kullanılmıştır. Daha sonradan hücresel
radyo sistem operatörlerinde CDMA tekniği kullanılarak sistem kapasitesinde ve servis kalitesinde yüksek
başarımlar elde edilmiştir [1]. Ayrıca VLSI (Very Large Scale Integrated circuits: Çok Geniş Ölçekli Tümleşik
Devreler) ve yüksek frekanslı saat darbeleri üreten devrelerin geliştirilmesiyle CDMA sistemleri 3G ve ötesi
teknolojileri için yüksek veri iletimini desteklemektedir.
CDMA tekniğinin donanımsal uygulanmasına yönelik birçok çalışma mevcuttur. Walsh kodlarının üretimi için
Hadamard matrisi kullanılan bir çalışmada 64 bitlik kod dizisi sıralı olarak üretilmiştir. Bu çalışmanın amacı kod
dizisini sıralı üreterek güç tüketimini azaltmaktır [2]. Sinyal-gürültü oranının düşük olduğu uygulamalar için enerji
verimliliğini sağlamak oldukça önemli bir konudur. Bu konuda yapılan bir çalışmada yeni PN kodu tasarımı
gerçeklenerek tasarım LEO uydu sistemleri için önerilmiştir. FPGA hızlı çalışan donanımsal bir yapıya sahip olduğu
için birçok haberleşme sistemlerinde VLSI teknolojileri ile birlikte tercih edilebilmektedirler [3]. Bu yüzden FPGA
kullanılarak gerçekleştirilen bir CDMA alıcı-verici yapısı BPSK (Binary Phase Shift Keying: İkili Faz Kaydırmalı
Anahtarlama) modülasyon tekniğini kullanarak oluşturulmuştur [4]. ADHOC ağlar için tasarlanan bir CDMA alıcı
verici sisteminde PN kodlar kullanılarak tasarımın uygulaması için FPGA donanımı kullanılmıştır [5].
Çalışmalar incelendiğinde CDMA sistemleri için optimum kod dizinin seçimi için uygulamaların yetersiz olduğu
görülmüştür. Bu çalışmada CDMA sistemleri için sık kullanılan Walsh ve PN kodların FPGA donanımı üzerinde
üretimi gerçeklenerek çevrim süreleri karşılaştırılmıştır.
2. CDMA Verici Yapısı ve FPGA Uygulaması
CDMA çoğullama tekniği Şekil-1'den de görüldüğü gibi genel olarak kod üreteci ve modülatör bloğundan
oluşmaktadır. Bu çalışmada iletim tekniği olarak QPSK modülasyonu seçildiği için Şekil-1'de QPSK modülasyon
tekniğinin aşamaları verilmiştir. Şekilde görüldüğü gibi bilgi kaynağı bir analog sayısal dönüştürücü (A/D)
kullanılarak sayısallaştırılmıştır. Kod üreteci kullanılarak sayısal veriler xor işleminden geçirilmiş ve QPSK
modülatör bloğunun girişine uygulanmıştır.
NRZ
Bilgi
Kaynağı
A/D
XOR
S/P
Çevirici
Taşıyıcı
Üreteci
π/2
Kod
Üreteci
NRZ
QPSK Modülatör
Şekil 1. CDMA yapısı
URSI-TÜRKİYE’2014 VII. Bilimsel Kongresi, 28-30 Ağustos 2014, ELAZIĞ
Şekil 2'de ise oluşturulan CDMA yapısının FPGA donanımı üzerindeki uygulaması görülmektedir. Şekilde görülen
donanımsal yapı mux tabanlı olarak oluşturulmuştur. Bunun nedeni QPSK modülatörün yapısında bulunan çarpım
ve toplam bloklarından kaçınmaktır. Ayrıca donanımsal yapının anlaşılması açısından donanım tanımlama dili
kullanılarak bloklar ayrı bir biçimde oluşturulmuştur ve şekilde bağlantısı verilmiştir. Şekilde görüldüğü gibi 8 tane
çıkışı olan birinci blok kod üretecidir. Yaptığımız çalışmada bir kullanıcı için iletim gerçekleştirilmektedir.
INPUT
VCC
d_in[7..0]
sembol_ay irici
wh
clk
h1[3..0]
h2[3..0]
INPUT
VCC
INPUT
VCC
INPUT
VCC
h11c[7..0]
OUTPUT
h11c[7..0]
h1[3..0]
h12c[7..0]
OUTPUT
h12c[7..0]
h2[3..0]
h13c[7..0]
OUTPUT
h13c[7..0]
h14c[7..0]
OUTPUT
h14c[7..0]
h15c[7..0]
OUTPUT
h15c[7..0]
h16c[7..0]
OUTPUT
h16c[7..0]
h17c[7..0]
OUTPUT
h17c[7..0]
h18c[7..0]
OUTPUT
h18c[7..0]
clk
d_in[7..0]
OUTPUT
d_out[1..0]
d_out[1..0]
d_in1[7..0]
clk
inst2
inst
R00
say ac
clk
address[5..0]
clock
cikis[5..0]
q[7..0]
OUTPUT
result[7..0]
inst7
inst6
R01
address[5..0]
clock
lpm_mux55
data3x[7..0]
data2x[7..0]
data1x[7..0]
data0x[7..0]
clock
q[7..0]
inst8
R10
inst1
address[5..0]
clock
result[7..0]
sel[1..0]
q[7..0]
inst9
R11
address[5..0]
clock
q[7..0]
inst10
Şekil 2. FPGA tabanlı CDMA yapısı
Şekil 2'de görülen CDMA verici sisteminde mux bloğunun seçici ucu iletilmek istenen bitler ile bağlantılıdır. Tablo
1'de verilen QPSK durumları incelendiğinde mux tabanlı algoritmanın yapısı daha iyi analiz edilebilir. Tablo 1'de
QPSK modülasyon tekniği için 4 faz durumu söz konusu olduğu için 4 farklı durum incelenmektedir. Her bir
sembolün iletimi için aynı frekansta farklı fazda taşıyıcı sinyal kullanılmaktadır.
Tablo-1. Her sembol için taşıyıcı sinyalin seçimi
Sembol Tipi
QPSK Sinyal
10
0.707 * Ac * (cos( wct )  sin(wct ))
00
0.707 * Ac * (cos( wct )  sin(wct ))
01
0.707 * Ac * ( cos( wct )  sin(wct ))
11
0.707 * Ac * (cos( wct )  sin(wct ))
CDMA tekniği için bu çalışmada Walsh kodlar ve PN kodlar kullanılmış olup, bu kodları üretmek için kullanılan
kod üreteçlerinin performans analizi gerçekleştirilmiştir. Walsh kodlar eşitlik 1'de görülen Hadamard matrisini
kullanarak üretilmektedir.
 Hn
H 2 n  
 Hn
Hn 

H n 
(1)
PN kod üreteci ise LFSR tekniği ile üretilmektedir. LFSR tekniği, Galois ve Fibonacci yöntemleriyle iki farklı
yoldan üretilebilmektedir. Şekil 3'te LFSR tekniğinin blok şeması verilmiştir [5].
x1
x2
x3
x4
x5
Şekil 3. Fibonacci LFSR yapısı
x6
x7
x8
URSI-TÜRKİYE’2014 VII. Bilimsel Kongresi, 28-30 Ağustos 2014, ELAZIĞ
3. Sonuçlar
Yapılan çalışmada amaç CDMA sistemler için iki farklı kod üretecinin FPGA donanımı üzerinde tasarlanmasına
yöneliktir. Her iki kod üretecine gerek kalmadan ROM kullanarak da istenilen kodlar elde edilebilir ancak ROM
kullanımı güç tüketimini artıracağı için ve yüksek bit sayısına sahip kodların üretiminde ve kullanıcı sayısının
değişiminde dezavantajlı olduğu için tercih edilmemiş olup iki kod üretecinin FPGA üzerindeki uygulanabilirliği
gözlemlenmiştir.
(a)
(b)
(c)
Şekil 4. (a)-Walsh-Hadamard benzetim sonucu (b)-Fibonacci LFSR benzetim sonucu
(c)-Walsh-Hadamard kod üreteçli CDMA sistemin benzetim sonucu
Şekil 4-a ve 4-b’den görüldüğü gibi Walsh kodların FPGA donanımı üzerinde uygulaması LFSR kodlara göre
paralellik açısından daha avantajlı. Çünkü sekizinci kullanıcı için Walsh kodlar 4 saat darbesi sonucunda
üretiliyorken LFSR kodlar 18 saat darbesi sonucunda üretiliyor. Bunun başlıca nedeni Fibonacci LFSR kodların
üretiminde bir önceki kod dizisine ihtiyaç duyulmasındadır. LFSR yapısı sıralı bir sisteme göre üretiliyorken Walsh
kodlar daha çok paralel bir yapıyla üretilmektedir. İki sonucun karşılaştırılmasında ilgili çıkışlara kaydediciler
atanarak iki sistemin de tasarlanması boru hattı tekniğine uygun olarak gerçekleştirilmiştir. Normalde daha az saat
darbesi süresince her iki kod üretilebilir ancak bu durum sistemin maksimum çalışma frekansını düşürdüğü için blok
çıkışlarında kaydediciler kullanılmıştır. Şekil 4-c’de ise Walsh-Hadamard kod üreteci kullanılarak tasarlanan bir
CDMA sisteminin çıkış dalga şekli verilmektedir. Şekilden de görüldüğü gibi 01 sembolünden 10 sembolüne geçişte
180 derecelik bir faz değişimi olmaktadır.
Kaynaklar
[1] Chen H. H., The Next Generation CDMA Technologies. John Wiley & Sons, Ltd., West Sussex, İngiltere.
[2] Purohit G., Chaubey V. K., Raju K. S. ve Vyas D.,“FPGA Based Implementation & Power Analysis of
Parameterized Walsh Sequences” Proceedings IEEE International Conference on Students' Technology Symposium,
Mart 2014, Kharagbur, Hindistan, s. 292-296.
[3] Glisic S. G., Poutanen T. J. ve Wu W. W., “New PN Code Acquisition Scheme for CDMA Networks with Low
Signal-to-Noise Ratios”, IEEE Trans. On Communication, 47(2), s. 300-310, 1999.
[4] Ravichandran P. N., Sharma S., Raghunandana K. K., Sunil, VasudevaMurthy H. S. ve Valarmathi N., “Design
and Implementation of Baseband Digital Modulator for CDMA Communication System”, IEEE Third International
Conference on Advances in Computing and Communications, Ağustos 2013, Kerala, Hindistan, s. 253-256.
[5] Sreedevi B., Vijaya V., Rekh K., Valupadasu R., Chunduri B. R., FPGA Implementatıon of DSSS-CDMA
Transmitter and Receiver for ADHOC Networks, 2011 IEEE Symposium on Computers & Informatics, Mart 2011,
Kuala Lumpur, Malaysia, s. 255-260.
Download