¨
Sayısal Elektronik Devreleri - Odev
1
Prof. Dr. Ali Toker
Ara¸s. G¨
or. C
¸ a˘
grı G¨
urley¨
uk
09.04.2014
Son Teslim Tarihi 23.04.2014
Bir 0.35µm CMOS prosesine ait parametreler a¸sa˘gıdaki gibidir:
µn Cox = 160µA/V 2 , µp Cox = 80µA/V 2
VDD = 3.3V , VTn = −VTp = 0.6V
tox = 7.75nm, ox = o r = 3.45E − 11F/m
1
CMOS Statik Kapı Tasarımı
Y = ABC + DE + F lojik fonksiyonu verilmi¸stir.
a. Y fonksiyonunu CMOS statik kapı olarak ger¸cekleyiniz.
b. CMOS statik kapıda t¨
um NMOS’lar Wn = 10µm, t¨
um PMOS’lar Wp = 20µm olarak boyutlandırıldı˘
gında,
kapı CL = 200f F ’lık y¨
uk kapasitesini s¨
urerken en k¨ot¨
u d¨
u¸sme ve y¨
ukselme gecikmelerini hesaplayınız.
c. CMOS statik kapının t¨
um giri¸slerinin aynı anda de˘gi¸smesi durumunda olu¸san e¸sde˘ger eviricinin Vth e¸sik
gerilimini hesaplayınız.
d. Y fonksiyonunu s¨
ozde NMOS statik kapı olarak ger¸cekleyiniz.
e. T¨
um NMOS’lar Wn = 10µm ve PMOS Wp = 10µm olarak boyutlandırıldı˘gında, ger¸cekledi˘giniz kapının
en k¨
ot¨
u durumdaki VOL de˘
gerini hesaplayınız.
f. CMOS statik kapının serimini ¸cubuk diyagramlardan yararlanarak yakla¸sık olarak g¨osteriniz. Kapladı˘
gı
alanı hesaplayınız.
2
Kademeli S¨
ur¨
uc¨
u Tasarımı
Lojik bir blok ¸cıkı¸sında en fazla CL = 25f F ’lık bir y¨
uk kapasitesini s¨
urebilmektedir. Bu blo˘gun Cl = 1pF ’lık
bir y¨
uk¨
u s¨
urmesi istenmektedir. Mn i¸cin (W/Lmin )Mn = 2, Mp i¸cin (W/Lmin )Mp = 2 olarak alınacaktır.
a. CL y¨
uk¨
un¨
u s¨
urebilecek kademeli s¨
ur¨
uc¨
uy¨
u lojik blok c¸ıkı¸sından kademeli s¨
ur¨
uc¨
u ¸cıkı¸sına olan gecikmeyi minimize edecek ¸sekilde tasarlayınız. Kademeli s¨
ur¨
uc¨
u i¸cin kullandı˘gınız tranzist¨or boyutlarını
belirleyiniz.
b. A¸sa˘
gıda verilen Level 1 MOSFET modellerini kullanarak,
. model e l e 3 3 2 n m o s nmos ( kp=160u vt0 =0.6 tox =7.75 e−9 lambda=0)
. model e l e 3 3 2 p m o s pmos ( kp=60u vt0 =−0.6 tox =7.75 e−9 lambda=0)
ve tasarladı˘
gınız kademeli s¨
ur¨
uc¨
un¨
un giri¸sine 0 ve VDD arasında salınan bir kare dalga uygulayarak
giri¸sten c¸ıkı¸sa hesapladı˘
gınız gecikme de˘gerini do˘grulayınız.
SPICE ortamında elde etti˘
giniz t¨
um grafikleri raporunuza ekleyiniz.
1
Download

1 CMOS Statik Kapı Tasarımı 2 Kademeli Sürücü Tasarımı