T.C.
ULUDAĞ ÜNĠVERSĠTESĠ
MÜHENDĠSLĠK FAKÜLTESĠ
ELEKTRĠK - ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ
ELEKTRONĠK DEVRELERĠ LABORATUVARI I
DENEY 6: TTL ve CMOS KAPI KARAKTERĠSTĠKLERĠ







Boşta çalışma karakteristiği
Yüklü çalışma karakteristiği
VOH - IOH karakteristiği
VOL - IOL karakteristiği
Vg-Ig karakteristiği
Kapıların dinamik karakteristikleri
Kapılar üzerinde harcanan gücün ölçümü
I. EĞĠTĠM
DENEY GRUBU
DENEYĠ YAPANLAR
II. EĞĠTĠM
:..................
:...................................................................
....................................................................
....................................................................
RAPORU HAZIRLAYAN :...................................................................
Deneyin yapılış tarihi Raporun geleceği tarih
......../......./2014
......../......./2014
Raporun geldiği tarih
......../......./2014
Gecikme
.........gün
Değerlendirme notu
Rapor Notu
Raporu değerlendiren
Gecikme notu
ELN3033 ELEKTRONİK DEVRELERİ LABORATUARI I
DENEY NO: 6
DENEY 6: TTL ve CMOS KAPI KARAKTERİSTİKLERİ
I. Ön Bilgi
Dijital sistemlerin temel elemanları olan kapılar, ideal lojik elemanlar olmayıp, yapım
teknolojisinin belirlediği giriş ve çıkış dirençlerine, işaret gecikmesi ve güç harcamasına sahiptirler.
Bu deneyin amacı, TTL ve CMOS kapı elemanlarının elektriksel özelliklerinin incelenmesidir.
II. Ön Hazırlık
 TTL ve CMOS kapı elemanlarını kataloglardan araştırarak elektriksel özellikleri açısından
karşılaştırınız.
 VOL, VIL, VOH, VIH ve tpd neyi ifade eder? Açıklayınız.
III. Deneyin Yapılışı
1 – TTL NAND kapılarının karakteristiklerinin bulunması: Bu deneyde TTL NAND kapısı
olarak 74ALS00 entegresini kullanınız. VCC=5V alınız.
a) Boşta çalışma karakteristiği: Çıkış yüksüzken Vç=f(Vg) bağıntısıdır. Şekil 4.1’deki devreyi
kurunuz. Voltmetre ile giriş (Vg) ve çıkış (Vç) işaretlerini ölçünüz.
TTL
CMOS
Giriş (Vg) Çıkış (Vç) Giriş (Vg) Çıkış (Vç)
Ayarlı
gerilim
kaynağı
(0-5V)
Vg
Vç
+5V
Şekil 6.1
Vç
Vç
TTL
CMOS
Vg
Vg
2/8
ELN3033 ELEKTRONİK DEVRELERİ LABORATUARI I
DENEY NO: 6
b) Yüklü çalışma karakteristiği: Kapının çıkış ucuna belirli sayıda eleman bağlanarak yüklenmiş
durumdaki Vç=f(Vg) bağıntısıdır. Şekil 6.2’deki devreyi kurunuz. Voltmetre ile giriş (Vg) ve çıkış
(Vç) işaretlerini ölçünüz.
TTL
CMOS
Giriş (Vg) Çıkış (Vç) Giriş (Vg) Çıkış (Vç)
Ayarlı
gerilim
kaynağı
(0-5V)
Vg
+5V
Vç
Şekil 6.2.
Vç
Vç
CMOS
TTL
Vg
Vg
c) VOH - IOH karakteristiği: Kapının çıkışını lojik 1 düzeyde tutmak isteyen giriş koşulları oluşmuş
iken çıkışın lojik 0 düzeyine zorlanması halinde elde edilen VOH=f(IOH) bağıntısıdır. Şekil 6.3’de
devreyi kurunuz. Ayarlı gerilim kaynağının gerilimini, kapı çıkışındaki gerilim, ve kapıdan akan
akımı ölçünüz.
TTL
CMOS
Gerilim
kaynağı
+5V
IOH 100
Vç
(VOH)
A
Ayarlı
gerilim
kaynağı
(0-5V)
Çıkış
Kapı
gerilimi(VOH) akımı
(IOH)
Şekil 6.3.
3/8
Gerilim
kaynağı
Çıkış
Kapı
gerilimi(VOH) akımı
IOH)
ELN3033 ELEKTRONİK DEVRELERİ LABORATUARI I
DENEY NO: 6
VOH
VOH
CMOS
TTL
IOH
IOH
d) VOL - IOL karakteristiği: Kapının çıkışını lojik 0 düzeyde tutmak isteyen giriş koşulları oluşmuş
iken çıkışın lojik 1 düzeyine zorlanması halinde elde edilen VOL=f(IOL) bağıntısıdır. Şekil 6.4’de
devreyi kurunuz. Ayarlı gerilim kaynağının gerilimini, kapı çıkışındaki gerilim, ve kapıdan akan
akımı ölçünüz.
TTL
CMOS
Gerilim
kaynağı
IOL
+5V
Vç
(VOL)
A
Ayarlı
gerilim
kaynağı
(0-5V)
Çıkış
Kapı
gerilimi(VOL) akımı
(IOL)
Gerilim
kaynağı
Çıkış
Kapı
gerilimi(VOL) akımı
IOL)
Şekil 6.4.
VOL
VOL
TTL
CMOS
IOL
IOL
4/8
ELN3033 ELEKTRONİK DEVRELERİ LABORATUARI I
DENEY NO: 6
e) Vg-Ig karakteristiği: Çıkış yüksüzken giriş gerilimi ile giriş akımı arasındaki Vg=f(Ig) bağıntısıdır.
Şekil 6.5’deki devreyi kurunuz. Ayarlı gerilim kaynağının gerilimini, giriş gerilimi (Vg) ve giriş
akımı (Ig) ölçünüz.
TTL
Ayarlı
gerilim
kaynağı
(0-5V)
Gerilim
kaynağı
A
Giriş
Giriş
Gerilim
gerilim Vg) akımı (Ig) kaynağı
CMOS
Giriş
Giriş akımı
gerilim Vg) (Ig)
ig
Vg
+5V
Şekil 6.5.
Vg
Vg
TTL
CMOS
Ig
Ig
f) TTL kapılarının dinamik karakteristikleri: Şekil 6.6’da gösterildiği gibi bir lojik kapının
gecikmesinin t pd ve t pd olmak üzere iki bileşeni vardır. Kapı gecikmesini ölçmek için Şekil


6.7’deki Ring osilatörü devresini kurunuz. İşaretin periyodunu ölçünüz. t pd  t pd  t pd 2  T 2n
formülü ile kapı gecikmesini hesaplayınız. Burada n=1,3,5,... olup kapı sayısıdır.
5/8
ELN3033 ELEKTRONİK DEVRELERİ LABORATUARI I
t pd
DENEY NO: 6
TTL için
t pd
5V
A
Vç
B
A
1,5V
0V
Şekil 6.7
5V
1,5V
0V
B
T=..............
tpd=..............
CMOS için
Şekil 6.6
T=..............
tpd=..............
g) TTL kapıları üzerinde harcanan gücün ölçümü: Şekil 6.8’deki devrenin girişine tepeden tepeye
5V’luk kare dalga uygulayınız. Giriş işaretinin frekansını 0Hz’den 5MHz’e kadar değiştirerek
çeşitli frekanslar için beslemeden çekilen akımı ( ) ölçünüz.
bağıntısından kapı
üzerinde harcanan gücün frekansla değişimini tablo halinde veriniz.
TTL
CMOS
Frekans
ICC
Pd
Frekans
ICC
Pd
Vg
Şekil 6.8.
Pd
Pd
CMOS
TTL
f
f
2 – CMOS NAND kapılarının karakteristiklerinin bulunması: Bu deneyde CMOS NAND
kapısı olarak DC4011BC entegresini kullanınız.
alınız. I. bölümde yapılan ölçümleri
tekrarlayınız.
6/8
ELN3033 ELEKTRONİK DEVRELERİ LABORATUARI I
DENEY NO: 6
III. Raporda istenenler
1. Deneyde elde edilen sonuçların karakteristiklerini çiziniz. Bulduğunuz sonuçları teorik değerler
ile karşılaştırınız.
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................


2. Şekil 6.7’deki devre için t pd  t pd  t pd 2  T 2n bağıntısını elde ediniz.
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
7/8
ELN3033 ELEKTRONİK DEVRELERİ LABORATUARI I
DENEY NO: 6
3. Değişik türlerdeki tümdevre kapı elemanları için çeşitli yapım teknolojilerini (DTL, TTL, LSTTL, ECL, CMOS, vb.) inceleyerek gecikme ve güç harcaması açısından karşılaştırınız.
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
................................................................................................................................................................
...............................................................................................................................................................
...............................................................................................................................................................
8/8
Download

DENEY 6: TTL ve CMOS KAPI KARAKTERİSTİKLERİ