Návrh DPS so zameraním na EMC
Pojem elektromagnetická kompatibilita (EMC – electro magnetic compatibility) označuje
novú vedecko-technickú disciplínu, ktorá skúma podmienky zlučiteľnosti prevádzkovania
jednotlivých systémov a cesty vedúce k jej optimalizácii. EMC a spoľahlivosť sú
neoddeliteľné požiadavky systému, ktorý má správne pracovať v každom okamihu a za
všetkých okolností. Elektromagnetické polia majú taktiež vplyv na živý organizmus.
Vysokofrekvenčné pole spôsobuje ohrev tkaniva, pôsobí na centrálny nervový systém, tiež na
srdečný, cievny a krvotvorný systém a imunitnú sústavu.
Termín elektromagnetická kompatibilita má však aj iný význam. Označuje tiež vlastnosť,
charakterizujúcu schopnosť súčasnej správnej činnosti súboru jednotlivých systémov,
spojených spolu prostredníctvom elektromagnetických väzieb. Za elektromagneticky
kompatibilný systém označujeme všeobecne taký, ktorého funkčnosť nie je narušovaná
vplyvom ostatných systémov, tvoriacich obklopujúce elektromagnetické prostredie a zároveň
jeho parazitné elektromagnetické produkty nespôsobujú stratu funkčnosti ostatných systémov.
Pri návrhu DPS (PCB) je potrebné venovať pozornosť EMC a dodržiavať určité zásady
a postupy pre jej dosiahnutie. Je to výhodnejšie, ako následne na hotovom výrobku vykonávať
dodatočné úpravy (pridávanie súčiastok, tieniacich krytov), čo môže byť niekedy aj nemožné.
S nástupom rýchlych a výkonných obvodov, ktoré sú stále častejšie súčasťou elektrických
zariadení, prichádza nutnosť citlivejšieho prístupu k návrhu plošného spoja. Nie je jedno
kadiaľ sa vedú spoje, aká je ich dĺžka a hlavne, ku ktorej súčiastke sa má spoj zapojiť najprv a
ku ktorej o niečo ďalej. Takisto je dôležité vedieť, ktorá súčiastka má byť vedľa ktorej a ako
ďaleko. Nedodržanie týchto pravidiel môže znamenať v lepšom prípade zníženú odolnosť,
neprípustné vyžarovanie a v horšom prípade i nefunkčnosť výrobku.
Využitie počítača pri návrhu plošných spojov poskytuje návrhárovi veľmi účinné nástroje.
Nejde len o vlastné nakreslenie schémy a plošného spoja. Návrhové systémy pre elektroniku
obsahujú mnoho vstupov a výstupov, ktoré uľahčujú nielen návrh, ale i jeho ďalšie
spracovanie, ako do podoby formálnej projektovej dokumentácie, tak i do elektronickej formy
technologických dát, potrebných pre výrobu. Výstupy návrhového systému môžu tvoriť
podklady pre simulácie. Bežne sa vykonávajú simulácie chovania sa číslicových alebo
1
analógových obvodov. Vzhľadom k nutnosti plniť náročné kritériá elektromagnetickej
kompatibility sa začínajú využívať simulátory presluchov a vyžarovania plošných spojov.
Základné vlastnosti plošného spoja
Aby sme porozumeli problematike EMC pri návrhu DPS je potrebné ozrejmiť niektoré
dôležité vlastnosti plošných spojov. Ide predovšetkým o odpor, kapacitu, indukčnosť a
impedanciu rôznych geometrických usporiadaní plošných spojov. Znalosť týchto vlastností je
podmienkou pri úvahách o parazitných javoch na doskách plošných spojov a ich eliminácii.
Odpor R vodiča môžeme vypočítať podľa vzťahu:
R = ρ⋅
l
l
= ρ⋅
S
t .w
[Ω]
kde ρ je merný elektrický odpor [Ω.m], l je dĺžka vodiča [m] a S je jeho prierez [m2].
Rozmery plošného spoja t a w sú znázornené na Obr. 1A.
A. Plošný vodič
B. Vodivá plocha
Obr. 1 Znázornenie odporu na doske plošného spoja.
2
Odpor vodivej plochy medzi dvoma vodičmi o priemere 2.r [m] vzdialených od seba d [m] je
potom (Obr. 1B) :
R=
ρ
d 
⋅ ln 
π. t  r 
[Ω]
Odpor 10 cm dlhého medeného spoja o šírke w=0,3 mm a hrúbke 45 µm bude R=0,132 Ω.
Naproti tomu odpor vodivej plochy rovnakej hrúbky medzi vodičmi o vzdialenosti d=10 cm
pri priemere 2.r = 1 mm bude len R = 0,580 mΩ.
Kapacitu C dvoch plošných vodičov nad sebou (Obr. 2A) môžeme vypočítať podľa vzťahu:
w
C
= ε 0 ⋅ ε r ⋅ K C1 ⋅
l
h
[F.m-1]
kde ε0 permitivita vákua (8,8.10-12 F.m-1), εr relatívna permitivita (pre FR4 je εr=4,7 ),
Koeficient KC1 zohľadňuje vplyv nehomogenity elektrického poľa na okrajoch plošných
spojov. KC1≈1+h/2.w a pre h/w <<1 je KC1=1.
A. Plošné vodiče nad sebou
B. Plošné vodiče vedľa seba
Obr. 2 Usporiadanie dvoch vodičov na doske plošného spoja
3
Kapacitu C dvoch plošných vodičov vedľa seba (Obr. 2B) vypočítame podľa vzťahu:
C
=
l
π ⋅ ε 0 ⋅ ε r ( eff )
 π ⋅ (d − w) 
+ 1
ln
 w+t

[F.m-1]
Pretože sú plošné vodiče na rozhraní dvoch prostredí s odlišnou permitivitou εr (vzduch εr=1 a
laminát FR4 εr=4,7), je vo vzťahu použitá takzvaná efektívna relatívna permitivita εr(eff)≈(
εr+1)/2.
Kapacitu C plošného vodiča nad vodivou plochou (microstrip) (Obr. 3A) vypočítame
podľa vzťahu:
w
C
= ε 0 .ε r .K C2 ⋅
l
h
[F.m-1]
Koeficient KC2, zohľadňujúci vplyv nehomogenity elektrického poľa na okrajoch plošného
spoja KC2≈1+h/w a pre h/w <<1 je KC2=1.
A. Plošný vodič a vodivá plocha
B. Dva plošné vodiče a vodivá plocha
Obr. 3 Usporiadanie plošného vodiča a vodivej plochy - microstrip
4
Kapacitu C dvoch plošných vodičov nad vodivou plochou (Obr. 3B) vypočítame podľa
vzťahu:
2
  2 ⋅ h 2 
C ε0 ⋅ εr
 w
=
⋅ K C2 ⋅ K L2 ⋅   ⋅ ln 1 + 
 
l
4⋅π
h
  d  
[F.m-1]
Koeficienty KC2≈1+h/w a KL2≈1+1,5.h/w.
Kapacitu C plošného vodiča medzi dvoma vodivými plochami (stripline)– spoj vo
vnútornej vrstve viacvrstvovej dosky (Obr. 4A) má kapacitu:
C
 w
= 2 ⋅ ε 0 ⋅ ε r ⋅ KC2 ⋅  
l
h
[F.m-1]
kde KC2≈1+h/w.
A. Plošný vodič medzi vodivých plôch
B. Plošné vodiče medzi vodivými plochami
Obr. 4 Plošné vodiče medzi vodivými plochami - stripline
Kapacitu C dvoch plošných vodičov medzi dvoma vodivými plochami (Obr. 4B) majú
vzájomnú kapacitu :
C ε0 ⋅εr
2  w
=
⋅ (K C2 ) ⋅  
l
π
d 
[F.m-1]
5
Indukčnosť L dvoch plošných vodičov nad sebou podľa (Obr. 2A) vypočítame podľa:
L µ0 ⋅µr  h 
=
⋅ 
l
K L1  w 
[H.m-1]
kde koeficient KL1≈1+0,8.h/w
Indukčnosť L dvoch plošných vodičov vedľa seba (Obr. 2B) vypočítame podľa:
L µ0 ⋅µr
 π(d − w) 
+ 1
=
⋅ ln 
l
π
 w+t

[H.m-1]
Indukčnosť L plošného vodiča nad vodivou plochou (Obr. 3A) vypočítame podľa:
L µ0 ⋅µr  h 
=
⋅ 
l
K L2  w 
[H.m-1]
kde koeficient KL2≈1+1,5.h/w.
Indukčnosť L dvoch plošných vodičov nad vodivou plochou (Obr. 3B) je:
  2 ⋅ h 2 
L µ0 ⋅µr
=
⋅ ln 1 + 
 
l
4⋅π
  d  
[H.m-1]
Indukčnosť L plošného vodiča medzi dvoma vodivými plochami (Obr. 4A) vypočítame
podľa:
L µ0 ⋅µr  h 
=
⋅ 
l 2 ⋅ K L3  w 
[H.m-1]
kde koeficient KL3≈1+h/w.
Indukčnosť L dvoch plošných vodičov medzi dvoma vodivými plochami (Obr. 4B)
vypočítame podľa:
6
L µ0 ⋅µr  h 
=
⋅ 
l
4⋅π  d 
2
[H.m-1]
Impedanciu dvoch plošných vodičov nad sebou (Obr. 2A) vypočítame podľa:
Z0 =
120 ⋅ π
K L1 ⋅ K C1
h
⋅ 
⋅ εr  w
[Ω]
KL1≈1+0,8. h/w a KC1≈1+h/2.w.
Impedanciu dvoch plošných vodičov vedľa seba (Obr. 2B) vypočítame podľa:
Z0 =
120
ε r ( eff )
 π ⋅ (d − w) 
⋅ ln
+ 1
 w+t

[Ω]
kde εr(eff)≈( εr+1)/2.
Impedancia plošného vodiča nad vodivou plochou (Obr. 3A) sa vypočíta podľa:
Z0 =
120 ⋅ π
K L2 ⋅ K C2
h
⋅ 
⋅ εr  w
[Ω]
KL2≈1+1,8. h/w a KC2≈1+h/w.
Impedancia plošného vodiča medzi dvomi vodivými plochami (Obr. 4A) sa vypočíta:
Z0 =
60
KC2
h
⋅ 
εr  w
[Ω]
kde KC2≈1+h/w.
7
Elektromagnetická kompatibilita a konštrukcia DPS
Elektrické zariadenia a teda aj ich plošné spoje musia byť odolné voči zdrojom rušenia a
zároveň samé nesmú vyžarovať rušenie nad prípustnú hranicu. Za zdroj rušenia môžeme
považovať každý elektrický obvod, ktorým preteká elektrický prúd alebo je zdrojom
elektrického napätia. Takýto obvod potom viac či menej vyžaruje rušivú energiu, ktorou môže
rušiť seba a okolité elektrické zariadenia. Rušivá energia sa šíri dvoma spôsobmi:
•
Po vedeniach (napájanie, rozvodné siete, dátové vodiče) vo forme rušivých
prúdov, ktoré vytvárajú rušivé napätia na impedanciách vedenia resp. záťaži. Toto
rušenie sa šíri galvanickou, indukčnou alebo kapacitnou väzbou. Toto rušenie je
možné potlačiť vhodnou filtráciou alebo galvanickým oddelením.
•
Vyžarovaním vo forme elektromagnetického poľa, ktoré spôsobujú všetky
prúdové slučky elektrického obvodu.
Nie je možné oddeliť od seba návrhové pravidlá pre potlačenie vyžarovania a vysokú
odolnosť. Spravidla totiž platí, že elektronické zariadenie ktoré „nevyžaruje“, je zároveň
odolné voči rušeniu. Návrh plošného spoja z hľadiska vyžarovania a odolnosti je potrebné
chápať ako komplexnú činnosť, ktorá začína už pri blokovom návrhu elektrickej schémy
každého zariadenia.
Medzi základné pravidlá návrhu plošného spoja z hľadiska elektromagnetickej kompatibility
patrí predovšetkým:
•
Minimalizácia hodnôt prúdov elektrických obvodov – dá sa docieliť voľbou
vhodných typov obvodov, výberom obvodov z hľadiska veľkosti vstupných
impedancií.
•
Minimalizácia prúdových slučiek, respektíve dĺžok spojov – prúdové slučky
môžeme minimalizovať vhodným rozmiestňovaním súčiastok, vhodným vedením
plošných vodičov, zemnením, správnou konfiguráciou napájania (rozvodom napájania
na DPS), správnym blokovaním napájania pomocou blokovacích kondenzátorov ...
•
Minimalizácia frekvenčného spektra – nepoužívať zbytočne rýchle obvody
(nábežné a záverné hrany), zbytočne rýchlu dátovú komunikáciu...
8
•
Filtrácia a ochrana napájania a vstupno/výstupných svoriek – ochrana pred
ESD
(Electrostatic
Discharge)
a riešenie
prechodových
javov,
obmedzenie
vyžarovania do vedenia
•
Tienenie – potlačenie vyžarovania a zároveň zvýšenie odolnosti.
Minimalizácia hodnôt prúdov elektrických obvodov
Základným pravidlom pri výbere vhodných logických obvodov pre dané zariadenie je
použitie primerane „pomalých“ logických obvodov, ktoré pre dané použitie postačujú.
Rýchlosť číslicových obvodov závisí od nábežnej a závernej hrany elektrického signálu a
charakteristiky hradla číslicového obvodu. Väčšina problémov s rušením a odrušením
elektronických zariadení môže byť minimalizovaná, ak sa použijú pomalé logické obvody.
Nábežné a záverné hrany logických obvodov určujú šírku pásma logiky.
Rozmiestnenie súčiastok
Rozmiestnenie súčiastok je druhým krokom pri návrhu dosiek plošných spojov. Cieľom je
minimalizovať rušivé napätia, vyžarovanie a zvýšenie odolnosti voči vonkajšiemu rušeniu.
Vychádzame pritom zo zásady, že rýchlejšia logika je umiestnená blízko konektora
a pomalšia ďalej. Niektoré možné rozmiestnenia súčiastok v závislosti na type integrovaných
obvodov rýchlosti logiky, frekvencii a funkcii sú na Obrázku 5.
Medzi základné princípy rozmiestňovania súčiastok patrí predovšetkým:
•
Rozmiestnenie súčiastok smerom od vyššej k nižšej šírke frekvenčného pásma
•
Vzájomné fyzické oddelenie jednotlivých funkčných blokov (analógové,
číslicové, V/V obvody, napájanie...)
•
Minimalizácia vzdialeností za účelom minimalizácie prúdových slučiek
9
Obr. 5 Rozloženie súčiastok a konektorov na DPS.
Usporiadanie vrstiev plošného spoja
Medzi prvé otázky, ktoré si musíme položiť pri návrhu, patrí počet vrstiev plošného spoja.
Počet vrstiev je určený predovšetkým hustotou súčiastok, hustotou vodivých prepojení,
systémom zberníc, šumovou imunitou, systémom napájania, nutnosťou vzájomného oddelenia
signálových spojov, požadovanou impedanciou...
Pri návrhu viacvrstvových DPS sa používajú tri druhy vrstiev:
•
Vonkajšie signálové vrstvy (microstrip) Obr. 6A.
•
Vnútorné signálové vrstvy susediace s vodivými plochami (stripline) Obr. 6B.
•
Vodivé plochy určené pre nízkoimpendančný rozvod napájania (plane).
10
A Microstrip
B Stripline
Obr. 6 Typy vodičov na doske plošného spoja
Vrstvy typu microstrip majú nižšiu parazitnú kapacitu a tým i nižšie prenosové oneskorenie
ako vrstvy typu stripline. Vďaka tieneniu medenými plochami majú spoje typu stripline
vyššiu odolnosť voči rušeniu a samozrejme nespôsobujú vyžarovanie rušenia. Pre
usporiadanie vrstiev plošného spoja platí nasledujúce pravidlo:
Každá signálová vrstva by mala susediť s vodivou plochou napríklad zemniacou
plochou GND (Ground) alebo napájacou plochou VCC (Voltage at the Common
Collector (positive [+] electrical connection). Možné usporiadanie vrstiev je uvedené
v nasledujúcej tabuľke
11
Tabuľka 1: Príklady správneho usporiadania vrstiev pre viacvrstvové DPS.
vrstva
2 vrstvy
1
2
3
4
5
6
7
8
9
10 poznámka
Vhodné pre nenáročných
S1 S2
G P
a pomalé aplikácie
nízka impedancia
4 vrstvy
S1 G
P S2
napájania kritické spoje
2 signálové
iba do vrstvy S1
6 vrstiev
vysoká impedancia
S1 G S2 S3 P S4
4 signálové
napájania kritické spoje
iba do vrstvy S1
nízka impedancia
6 vrstiev
S1 S2 G
P S3 S4
4 signálové
napájania kritické spoje
iba do vrstvy S2
6 vrstiev
S1 G S2 P
G S3
3 signálové
kritické spoje do S1, S2 i
S3
vysoká impedancia
8 vrstiev
S1 S2 G S3 S4 P S5 S6
6 signálových
napájania kritické spoje
iba do vrstvy S2 a S3
8 vrstiev
S1 G S2 G
P S3 G S4
Doporučené pre EMC
4 signálové
10 vrstiev
S1 G S2 S3 G
P S4 S5 G S6 Doporučené pre EMC
6 signálových
S – signálová vrstva, P – napájanie (VCC), G – spoločný vodič (zem, GND)
Tabuľku je možné považovať za jedno z možných usporiadaní vodivých vrstiev
viacvrstvového plošného spoja. Každý návrh je svojím spôsobom špecifický. V závislosti od
náročnosti obvodového zapojenia a systému napájania je nutné vymyslieť správne
usporiadanie vrstiev pre každý konkrétny návrh zvlášť.
12
Návrhu DPS je dobré prispôsobiť nasledovnému doporučeniu, ktoré sa nazýva 20H a hovorí,
že na okrajoch plošného spoja musí vodivá zemniaca plocha GND presahovať napájaciu
plochu alebo signálové spoje o dvadsaťnásobok ich vzájomnej vzdialenosti (Obr. 3.2 a), b)).
Dôvodom je potlačenie vyžarovania z okraja dosky plošného spoja (70%). U dvojstranného
plošného spoja s hrúbkou H=1.5mm by tento presah predstavoval 3cm, čo je príliš veľa
a preto sa používa úprava podľa obrázku C. Po obvode DPS sa vytvorí 1mm široký prstenec
pravidelne prepojovaný pomocou prekovených otvorov (Vias) so zemniacou plochou GND.
Obr. 8 Pravidlo 20H.
Riešenie rozvodu uzemňovacích vodičov na DPS
Rozlišujeme dva druhy pripojovania uzemňovacích vývodov súčiastok k spoločnému
potenciálu (GND):
•
Jednobodové sériové
•
Jednobodové paralelné
•
Viacbodové
Bloky 1, 2, 3, zobrazené na Obrázku 9 predstavujú jednotlivé súčiastky, integrované obvody
resp. ucelené funkčné bloky. Indukčnosti zobrazené na obrázku predstavujú parazitné
indukčnosti vodičov napr. vodivý spoj so šírkou 0,3mm a hrúbkou 45µm má parazitnú
indukčnosť 10nH/cm.
13
Obr. 9 Zemnenie obvodov na doske plošného spoja
Jednobodové uzemňovanie.
Jednobodové zemnenie je predovšetkým vhodné pre prepojovanie súčiastok, ktorých
frekvenčné spektrum nepresahuje 1MHz a parazitné indukčnosti vodičov sa neprejavujú tak
výrazne. Je vhodné pre audio aplikácie, napájacie zdroje, jednosmerné aplikácie. Pri
rozhodovaní či použiť paralelné alebo sériové zapojenie sa môžeme riadiť doporučením, že
jednobodové paralelné zemnenie sa používa pre elektronické obvody (súčiastky), ktorých
prúdy majú porovnateľné úrovne. Sériové je vhodné pre elektrické zapojenia, u ktorých
signálová cesta vedie postupne 3-2-1 a úroveň signálu je vzostupná.
Viacbodové zemnenie
Viacbodové zemnenie je vhodné pre vysokofrekvenčné a teda aj číslicové aplikácie.
Predpokladá existenciu súvislej vodivej plochy GND aspoň v jednej samostatnej vrstve
plošného spoja. Princíp spočíva v tom, že každý vývod súčiastky, ktorý má byť prepojený na
GND je čo najkratším prívodom spojený s nízkoimpedančnou vodivou plochou GND. Také
isté doporučenie by sme mali aplikovať na pripájanie napájacích vývodov súčiastok. Použitie
vodivej plochy pre spoločný vodič (GND) má za následok minimalizáciu prúdových slučiek
a zníženie parazitnej indukčnosti vodivých spojov na DPS.
Blokovanie napájania elektrických obvodov
Blokovanie napájania prívodov elektrických obvodov pomocou kondenzátorov patrí spoju so
zemnením k najdôležitejším pravidlám, ktorým je potrebné venovať pozornosť pri návrhu
14
všetkých DPS. Nutnosť použitia blokovacích kondenzátorov vyplýva z faktu, že „každý iný
napájací zdroj sa nachádza elektricky veľmi ďaleko od spotrebiča“.
Ak si predstavíme, že:
o
impulzná spotreba hradla HCMOS je 15mA po dobu 3,5ns,
o
oneskorenie prechodu signálu na plošnom spoji (a teda aj napájacieho prúdu) je
väčšie ako 0,1ns/cm,
o
štandardný stabilizátor má reakčnú dobu na skokovú zmenu spotreby rádovo
jednotky mikrosekúnd,
neostáva nič iné, ako takémuto hradlu dodávať napájanie z veľmi blízkeho a pohotového
zdroja napätia, ktorým je blokovací kondenzátor.
Čo do funkcie rozlišujeme tri druhy blokovacích kondenzátorov.
•
Filtračné (Bypassing) – slúžia ako širokopásmový filter pre napájanie celej
DPS alebo jej časti, eliminuje vplyv indukčnosti prívodov od napájacieho zdroja.
•
Lokálne (Decoupling) – slúžia ako lokálne zdroje energie pre súčiastky
a redukujú impulzné prúdy, ktoré by pretekali celou DPS.
•
Skupinové (Bulk) – slúžia ako zdroj energie pre súčasné nabíjanie niekoľkých
kapacitných záťaží.
Obr. 10 Na obrázku sú uvedené všetky tri skupiny blokovacích kondenzátorov.
15
V blízkosti napájacieho konektora musí byť umiestnený filtračný kondenzátor. Používa sa
paralelná kombinácia elektrolytického a keramického kondenzátora C1, C2. Elektrolytický
kondenzátor má vysokú kapacitu, ale zlé vysokofrekvenčné vlastnosti, preto sa s keramickým
kondenzátorom vhodne dopĺňajú. Musia byť umiestnené na ceste medzi napájacím
konektorom a ostatnými súčiastkami. Ďalší filtračný kondenzátor sa môže umiestniť na
najvzdialenejšom mieste od napájacieho konektora C8. Zamedzí sa tým toku impulzov cez
celú dosku. Kapacity kondenzátorov sa pohybujú rádovo C1 a C8 ≈ 10µF až 1000µF.
Každý integrovaný obvod alebo obecne každé dielčie zapojenie, ktoré sa vyznačuje
impulznou spotrebou musí mať svoj lokálny kondenzátor C4 až C7. Tieto kondenzátory
musia mať vynikajúce vysokofrekvenčné vlastnosti. Je potrebné ich umiestniť čo najbližšie
k súčiastke. Hodnoty ich kapacít sa pohybujú v rozsahu 100pF až 0,1µF.
Mikroprocesor bude obsahovať naviac jeden skupinový kondenzátor C3, pretože svojimi
výstupmi ovláda niekoľko hradiel. Spravidla sa pre tieto účelu používajú elektrolytické
tantalové kondenzátory v rozsahu 1µF až 10µF.
Umiestnenie blokovacích kondenzátorov.
Pre všetky typy blokovacích kondenzátorov platí rovnaké pravidlo pre ich správne
umiestnenie na DPS a stým súvisiace správne vedenie vodičov.
•
Kondenzátor
musí
byť
umiestnený vždy
na
ceste
medzi
zdrojom
a spotrebičom.
•
Všetky spoje musia byť navrhnuté tak, aby plocha plošných prúdových slučiek
bola čo najmenšia.
•
Minimalizovať impedanciu spojov (predovšetkým parazitných indukčností L1
až L4 (Obr. 10 C, D) čo najkratšími spojmi použitím vodivých plôch.
•
Prúdové slučky zdroj – kondenzátor (I1) a kondenzátor – spotrebič (I2) by mali
mať spoločnú prepojovaciu cestu na plošnom spoji. Chybne navrhnuté vedenie spojov
(Obr. 10A) spôsobí rušivé úbytky napätia na parazitných indukčnostiach L5 a L6.
16
Obr. 10 Umiestnenie blokovacích kondenzátorov.
Napájacie zdroje
Napájacie zdroje elektrických zariadení sú vstupnou bránou pre rušenie, ktoré sa šíri
napájacím vedením. Taktiež môžu spôsobovať spätný prienik rušenia z napájaného zariadenia
do napájacieho vedenia. Na Obrázku 11 je znázornené základné zapojenie usmerňovača.
Z hľadiska správneho návrhu DPS je dôležité dodržať nasledujúce doporučenia:
•
Plochy slučiek jednotlivých prúdov I1, I2, IN a IZ musia byť čo najmenšie.
•
Sieťové svorky (220V~), vypínač, poistka a svorky primárneho vinutia
transformátora, by mali byť fyzicky v jednej časti DPS blízko seba.
•
Pozor na izolačnú vzdialenosť všetkých spojov primárneho obvodu a tiež
vzdialenosti medzi prvkami primárneho a sekundárneho obvodu.
•
Prívodné vodivé spoje ku kondenzátoru CN musia byť navrhnuté podľa
Obrázku 10. Prúd IN je impulznej povahy a jeho amplitúda niekoľkonásobne
prevyšuje hodnotu jednosmerného prúdu IZ.
17
•
Kondenzátory CD sa používajú iba vtedy, ak zdroj má veľmi malý odber
(veľký RZ). V tom prípade by prúdové impulzy IN mohli spôsobovať nežiadúce
rušenie.
Obr. 11 Zapojenie jednoduchého stabilizátora
Číslicové obvody
Aby navrhované elektronické zariadenie pracovalo bezchybne a bolo odolné voči
vonkajšiemu rušeniu a samo nevyžarovalo rušenie, musíme dodržať nasledujúce doporučenia:
Minimalizovať impulzné prúdy.
Minimalizovať plochy prúdových slučiek na DPS.
Minimalizovať vyššie zložky frekvenčného spektra.
Zachovať čo najväčšiu šumovú imunitu.
S dodržiavaním týchto doporučení je potrebné začať už pri obvodovom návrhu (návrhu
schémy zapojenia).
Minimalizácia impulzných prúdov:
o
Snažiť sa o čo najmenší počet súčasne prepínaných hradiel číslicových
integrovaných obvodov.
o
Výber vhodnej logickej rady z hľadiska vstupných kapacít a impulznej
prúdovej spotreby.
18
o
Vhodné blokovanie – výpočet vhodnej hodnoty blokovacieho kondenzátora pre
každú súčiastku na základe režimu jej činnosti (vlastná impulzná spotreba, šumová
imunita, zaťaženie výstupov).
o
Ošetriť nepoužité vstupy integrovaných obvodov (v súlade s doporučením
výrobcu).
Minimalizácia plôch prúdových slučiek:
o
Vhodná koncepcia zberníc a napájania aj s rozložením signálov na vývodoch
konektorov.
o
Používanie SMD súčiastok (sú menšie ako TH vývodové súčiastky).
o
Výber súčiastok s napájacími vývodmi oproti sebe – možnosť blokovania
napájania SMD kondenzátorom zospodu priamo v mieste
vývodov napájania
integrovaného obvodu.
o
Nepoužívať pätice u veľmi rýchlych súčiastkach Obr. 12.
Obr. 12 Nežiadúci vplyv pätice na veľkosť prúdovej slučky.
Minimalizácia vyšších zložiek frekvenčného spektra:
o
Nepoužívať zbytočne rýchle súčiastky a rady logických obvodov.
o
Návrh vhodného systému prenosu dát (sériový, paralelný, rýchlosť prenosu).
19
Zachovanie čo najvyššej šumovej imunity:
o
Impedančné prispôsobenie dlhých spojov.
o
Blokovanie napájania za účelom udržania čo najmenšieho zvlnenia napájania.
o
Nepoužívať zbytočne rýchle súčiastky a rady logických obvodov.
o
Nespracovávať vstupno/výstupné signály s inými nesúvisiacimi (napríklad
hodinovým signálom) v jednom integrovanom obvode.
Pri samotnom návrhu DPS (nie len) s číslicovými integrovanými obvodmi sa riadime
nasledujúcimi doporučeniami:
o
Správne usporiadanie vrstiev plošného spoja. Pre číslicové obvody je vhodné
použiť viacvrstvové dosky plošných spojov. Vnútorné vodivé plochy GND a VCC
vytvárajú blokovací kondenzátor s vysokou rezonančnou frekvenciou, znižujú
parazitné indukčnosti signálových spojov a predstavujú nízkoimpedančný rozvod
napájania.
o
Ak sa použije iba dvojstranný plošný spoj je nutné zvoliť optimálny spôsob
zemnenia a s tým súvisiaci rozvod napájania. Ak je to možné, je vhodné využiť stranu
súčiastok (pri SMD montáži stranu spojov), ako vodivú plochu pripojenú
k spoločnému vodiču (GND plocha). V krajnom prípade je doporučený návrh
rozmiestnenia súčiastok a vedenia napájania podľa Obrázku 13.
20
Obr. 13 Rozmiestnenie súčiastok a vedenie napájania pri dvojstrannej DPS
o
Rozmiestnenie súčiastok je vhodné urobiť tak, aby signálové vodiče boli čo
najkratšie.
o
Pri dlhých paralelných signálových vodičoch je potrebné pamätať na možnosť
vzniku presluchov medzi jednotlivými vodičmi. Presluchy je možné eliminovať
pomocou vodičov pripojených k vrstve GND, ktoré sa umiestnia medzi kritické
signálové vodiče. Takéto obklopenie signálových vodičov vodičmi pripojenými
k GND sa čiastočne chová ako koaxiálny kábel, teda zníži riziko presluchov, zníži
úroveň vyžarovania a zabezpečí konštantnú impedanciu signálového vodiča na DPS.
Obrazok.
o
Všetky vodivé spoje by mali byť vedené pod uhlom 45° najlepšie so zaoblením
pretože pri 90° vedení vodivých spojov dochádza k podleptaniu rohov pri výrobe
DPS, čo má za následok zmenu impedancie, ktorá môže byť príčinou vzniku odrazov.
o
Veľkú pozornosť je treba venovať obvodom hodinových impulzov, ktoré
generujú priebehy napätí (resp. prúdov) s najvyššou frekvenciou a najstrmšími
vzostupnými a zostupnými hranami z celej DPS. Môžeme teda povedať, že môžu byť
najväčším zdrojom rušenia.
o
Plošné spoje, rovnako ako každé iné elektrické spotrebiče, majú svoju
impedanciu a signál sa v nich šíri konečnou rýchlosťou. Ak je dĺžka vodivého spoja
21
porovnateľná s vlnovou dĺžkou prenášaného signálu, musíme sa na vodivý spoj
pozerať ako na prenosové vedenie s rozloženými parametrami (Obr.) a pre návrh DPS
vyplýva podmienka dodržania konštantnej impedancie na celej dĺžke vodivého spoja,
čo je možné dosiahnuť impedančným prispôsobením (sériovým, paralelným, RC
článkom..).
22
This Module is part of:
Funded by:
23
Download

1 Návrh DPS so zameraním na EMC Pojem elektromagnetická